功能特征 1、VDD=VDDQ=+1.5V±0.075V 2、1.5V中心端接推/拉I/O (1)支持DDR3L设备在1.5V应用中向后兼容 3、差分双向数据选通 4、8n位预取体系结构 5、差分时钟输入(CK,CK#) 6、8个内部银行 7、数据、选通和屏蔽信号的标称和动态管芯端接(ODT) 8、可编程CAS(READ)延迟(CL) 9、可编程CAS成瘾延迟(AL) 10、可编程CAS(写入)延迟(CWL) 11、固定脉冲串长度(BL)为8,脉冲串斩波(BC)为4(通过模式寄存器组[MRS]) 12、可随时选择BC4或BL8(OTF) 13、自动刷新模式 14、TC为0°C至85°C (1)64ms,在0°C至85°C时8192次循环刷新 (2)32ms,在85°C至95°C时进行8192次循环刷新 15、自刷新温度(SRT) 16、自动自刷新(ASR) 17、写入水平调整 18、多用途寄存器 19、 输出驱动器校准 20、 包装:FBGA96 |